728x90 반응형 전체 글122 [FPGA] FPGA 설계 공부 로드맵 소개글 FPGA 설계 공부 로드맵을 작성해나갈 예정입니다. 언어는 Verilog HDL을 현재 공부 중입니다. 사용하는 FPGA 보드 2023.11.29 - [FPGA/Basic] - [FPGA] 보드 샀습니다. 위 글 참고해주세요. 제가 사용하는 보드는 HIL-A35T 입니다. xilinx 기반의 저렴한 공부용 보드입니다. 10만원대 가격에 있을건 거의 주어져있고, 보드 개발자가 직접 강의 문서도 작성하여 공부하기 용이합니다. 7-segment 등은 따로 연결하고 dataseet를 찾아보면서 활용해도 좋은 공부가 될것 같습니다. 로드맵 1. Verilog HDL 문법 공부 (기초) 2024.01.16 - [Verilog/RoadMap] - [Verilog] 베릴로그 기초 문법 Full 정리 [Veril.. 2024. 1. 4. Microsoft Training 시스템 이용하기 (4) 2023.11.13 - [Python/Basic] - Microsoft Training 시스템 이용하기 (1) 2023.11.13 - [Python/Basic] - Microsoft Training 시스템 이용하기 (2) 2023.11.14 - [Python/Basic] - Microsoft Training 시스템 이용하기 (3) https://learn.microsoft.com/api/achievements/share/ko-kr/07599371/WA45MB6N?sharingId=7F48E7B9D18A9AE3 Python용 Jupyter Notebook 시작 learn.microsoft.com .ipynb 파일을 다루는건 좋다고 생각한다. 문제는 이 다음인데, https://learn.microsoft... 2024. 1. 4. [Verilog Tutorial] Level-2 Verilog Data Types and Arrays 모음 Verilog Data Types and Arrays 1. Data 표현 2024.01.02 - [Verilog/Basic] - [Verilog Data Types and Arrays] 1. Data 표현 [Verilog Data Types and Arrays] 1. Data 표현 Verilog 를 쓸 때, digital data 값을 code로 표현해야 함. binary (2진수) hexadecimal (16진수) octal (8진수) 등. 데이터 표현에 있는 비트 수 또한 정의해야 함. 베릴로그 == HW circuits을 describe 하기 때문. 원하는 han-pu.tistory.com 2. 기본적인 데이터 Types 2024.01.02 - [Verilog/Basic] - [Verilog Dat.. 2024. 1. 2. [Verilog Data Types and Arrays] 4. 예제 풀이 data representation 의 types는? 더보기 - Binary, - Hexidecimal - octal - decimal - decimal numbers - can represnet but not synthesizable 2가지 메인 data types는? 그 차이는? 더보기 - Net type - Variable type - Net types are used to model connections in our design and can’t store values. Variable types can store data values and behave like variables in other programming languages. point to point 연결의 가장 일반적인 type은?.. 2024. 1. 2. [Verilog Data Types and Arrays] 3. 배열 array types 생성, 사용 가능 memories 모델링에 특별히 유용 array 선언 변수 이름 뒤에 array 요소를 선언하면 됨. 이 선언은 [[2-2. Basic Data Types in Verilog|벡터 크기 필드]]와 동일한 형식을 취함.// array type 선언 일반 구문 ; 3 bit reg type의 array 만들기 (배열 요소 : 8개)reg [2:0] example [7:0]; [] 를 사용하여 배열의 개별 요소에 access 가능 example 배열의 마지막 요소에 5h 값 할당example[7] = 3'h5; EDA playground Example을 통해 simulate 할 수 있음. Multi Dimensional Arrays (다차원 배열) 1995 표준에.. 2024. 1. 2. [Verilog Data Types and Arrays] 2. 기본 데이터 type net types & variable types net types 디지털 회로의 연결을 모델링. 값 저장 x must be driven with data variable types registers or flip flops 모델링 값 저장 o C 언어 등의 ==변수== 와 같다. data table data 설명 0 2진수 0 1 2진수 1 z High impedance x unknown value 변수의 일반적 구문 = ; - type 선언 - ` integer example = 100; ` Net Types in Verilog 다른 컴포넌트 사이의 물리적 연결 표현 can not be used to store data values or drive data 위 그림에서 mux의 output을 ff의 i.. 2024. 1. 2. [Verilog Data Types and Arrays] 1. Data 표현 Verilog 를 쓸 때, digital data 값을 code로 표현해야 함. binary (2진수) hexadecimal (16진수) octal (8진수) 등. 데이터 표현에 있는 비트 수 또한 정의해야 함. 베릴로그 == HW circuits을 describe 하기 때문. 원하는 만큼의 data 버스를 만들 수 있음. ' 표현하고자 하는 data의 비트 수를 나타냄 data가 어떻게 표시되는지 명시함. b : binary h : hex o : octal d : decimal 실제 data 값 예시 // Binary value of 8 4'b1000; // Hex value of 8 4'h8; // Octal value of 8 4'o10; // Decimal value .. 2024. 1. 2. [Verilog Tutorial] Level-1 Basic Verilog Module 모음 1. Verilog 의 구조 2023.12.31 - [Verilog/Basic] - [Basic Verilog Module] 1. Verilog 의 구조 [Basic Verilog Module] 1. Verilog 의 구조 (https://fpgatutorial.com의 내용을 정리함.) 1. Structuring Verilog Code FPGA Verilog 코딩은 HW 디자인이다. 컴퓨터 프로그래밍이 아니다. 서로 다른 여러 ==컴포넌트==의 동작을 설명해야 한다. 그 이후에 서로 han-pu.tistory.com 2. 모듈 인스턴스화 2024.01.02 - [Verilog/Basic] - [Basic Verilog Module] 2. 모듈 인스턴스화 [Basic Verilog Module] 2. 모.. 2024. 1. 2. 이전 1 ··· 9 10 11 12 13 14 15 16 다음 728x90 반응형
