본문 바로가기
Verilog HDL/1. Verilog HDL Basic (문법)

[Verilog Operator] 7. Concatenation and Replication Operator

by 한PU 2024. 1. 4.
728x90
반응형

글 제목은 원래 한글로 적나, 한글을 모르겠음요


  • Concatenation
    • 연결 연산자 ?? 합체 연산자 ??
    • 벡터, 배열, 숫자 표현을 의미
    • 데이터끼리 붙이는 연산자
  • Replication
    • 복제 연산자
  • 두 경우 모두 연산자의 output은 vector type
    • input은 single bit, vector type 둘 다 가능

Concatenation Operator

Table

연산자 표현
{} Concatenation operator
{{}} Replication operator
c = { 2'b00, 2'11 };
  • 2 bit 00과 2bit 11을 concatenation
    • 각 신호의 구분은 ,
    • c = 0011b

Replication Operator

  • 벡터의 여러 비트에 동일한 값을 할당할 때 사용
    • ex) 모든 비트를 0b에 할당할 때
  • replicate 하려는 신호, 값과 replicate 횟수를 지정해야 함
// a와 b를 concatenation으로 vector 연결할 때
c = { a, b };

// c신호를 3번 replicate
d = { 3{c} };
728x90
반응형