728x90 반응형 Verilog HDL74 [Vivado 설치] Vivado HLx 2020.01 설치 방법 Vivado는 FPGA를 위한 EDA로써 다양한 버전의 설치를 지원한다.2019와 2020이후 버전의 가장 큰 차이점은 Vitis의 지원 여부.2019까지는 SDK를 지원하고 2020이후 버전은 Vitis를 지원한다. Vivado HLx 2020.01 설치 방법1. 설치 프로그램 다운로드https://www.xilinx.com/support/download.html DownloadsVivado, Vitis, Vitis Embedded Platform, PetaLinux, Device modelswww.xilinx.com위 링크로 들어가준다.AMD에 가입하지 않은 사람은 회원가입을 먼저 진행해야 한다. 좌측 배너를 보면 Version 배너가 있다.Vivado Archive를 클릭하고 2020.1을 클릭한다.. 2024. 4. 23. [BRAM] BRAM read / write module Bram이란? BRAM은 "Block Random Access Memory"의 약자로, FPGA나 ASIC 디자인에서 사용되는 on-board ram chip 이다. BRAM에 접근하여 read/write 하는 과정은 AI accelerator를 만드는 데에 중요한 작업이다. 위와 같은 BRAM을 FSM으로 만들었다. BRAM READ bram_en이 1이고, bram_wen이 0일때 bram read 동작을 진행한다. bram_addr에 저장된 주소를 읽고 그 다음 clock에서 bram_rd_data에 주소의 값을 읽어온다. BRAM WRITE & bram_en 동작 fsm을 확인할 수 있다. 2024. 3. 27. [DPU] DPU IP Block Design IP Block을 활용한 DPU Design Final Layout입니다. Tutorial만 따라 진행했기에 동작 원리는 잘 모릅니다. 이제부터 공부해야죠. Clocking Wizard를 통해 clk_in을 clk_out_150M과 clk_out_300M 으로 분주하고 있습니다. Processor System Reset Block을 3개 깔아서 각각 300M, 150M, 기본 clk과 연결되어 있습니다. 더 공부하고 쓰도록 하겠습니다. 2024. 3. 15. [DSD Week3] Practice1 Prob.2 요즘 대학이 재밌네요. 드디어 기다리고 기다리던 3학년 디지털 시스템 디자인 (DSD) 듣고 있습니다. 3주차 Practice로 led_driver를 만들어보는 문제입니다. Prob.1은 오프라인 강의에서 다 만들었고, Prob.2는 2to1 MUX를 이용해서 같은 동작을 만드는 문제입니다. 코드는 비밀 2 to 1 MUX waveform 입니다. 결과가 잘 나왔습니다. top module의 waveform 입니다. 결과가 잘 나왔는지는 나중에 복습하면서 확인하도록 하겠습니다. 2024. 3. 12. 이전 1 2 3 4 ··· 19 다음 728x90 반응형
