728x90 반응형 HW Design9 [Verilog] 베릴로그를 잘 하려면...(1) Verilog HDL이란?우선 HDL은 Hardware Description Language이다. 즉 HW 표현 언어이다.베릴로그는 다른 언어와 다른 언어로 치는 경우가 많은데, HW 설계를 위한 특수 언어이기 때문이다.베릴로그로 모듈을 코딩하면 그 문법에 맞게 HW가 설계되고 반도체가 만들어진다.이외에도 VHDL이 있다. Verilog를 잘 하려면?우선은 문법!우선은 문법이다. 다만 모듈의 예시를 보면서 문법을 공부하는게 좋다.보통 4bit full adder 혹은 ff 등의 정말 간단한 모듈로 시작한다.문법을 공부하면서 항상 생각해야하는 마인드가 있는데,"이렇게 코딩하면 어떤 모듈이 생기겠구나" 하는 마인드.예를 들어 case문을 쓴다고 하면 1. 다른 언어 예시case 문? -> case를 나눠서 .. 2024. 9. 10. [NPU] Convolution Verilog Design Convolution Design 4bit의 Data input과 4bit의 Weight input을 각 비트마다 곱하고 모든 값을 더하는 Convolution Design이다. MUX를 도입하여 0일때는 feedback 값이 들어가지 않게, 1일때는 feedback값이 들어가게 설계하였다. https://velog.io/@hyal/%EB%B2%94%EC%9A%A9%EC%A0%81%EC%9D%B8-NPU-%EA%B0%9C%EB%B0%9C%EA%B8%B03-%EC%95%84%ED%82%A4%ED%85%8D%EC%B2%982 범용적인 NPU 개발기(3) - 아키텍처(2) - convolution 내가 생각한 convolution layer를 수행하기 위한 아키텍처는 2가지가 있는데 한가지는 구현이 쉽지만 효.. 2024. 3. 30. [DPU] DPU Block 공부하기 - (2) 2024.03.18 - [HW Design/NPU] - [DPU] DPU Block 공부하기 - (1) 저번 글에서 DPU Top level Block Diagram 을 보았다. Example System with DPU DPU를 이용한 Example System의 Block Diagram이다. Example System 이기에, 우리의 프로젝트와는 맞지 않는 Example일 수 있지만, 신호가 카메라에서 시작되는 점을 미루어보아 CV 쪽 내용임을 볼 수 있다. 우리의 프로젝트는 DPU YOLO implement 이니 비슷하다고 볼 수 있다. DPU 주변부를 보면 AXI Interconnect를 통해 data flow가 이루어짐을 볼 수 있다. Example System의 DPU Data flow PS .. 2024. 3. 21. [DPU] DPU Block 공부하기 - (1) DPU Block 공부하기 - (1) 이번에 DPU 최적화를 주제로 한이음 ict 프로젝트를 신청했다. 프로젝트의 흐름은 다음과 같다. 1. DPU 설계2. DPU 전력 분석 및 최적화 DPU 성능 분석 및 최적화3. DPU 전력, 성능 분석 및 전성비 비교 연구 후 핀포인트 찾기 잘 될까?? 하다가 얻어가는게 많을 것 같다.DPU 설계부터 해보려한다. DPU 설계를 위해 DPU top 모듈 내부의 모듈을 살펴보고자 한다.참고 자료는 Xilinx 사의 Zynq DPU v3.0 Product Guide이다.Vitis AI가 아닌 DNNDK를 쓸 예정이라 그렇다. (3.0 이후 버전은 Vitis AI 사용) 공부해야 할 모듈 리스트APU - Application Processing UnitHPS - H.. 2024. 3. 18. 이전 1 2 3 다음 728x90 반응형
