728x90 반응형 Project/RISC-V CPU Architecture Design3 [2] 16bit CPU Design 이후 프로젝트 방향 feat. RISC-V 16bit CPU를 설계한 이후 꽤 시간이 지났습니다.최근 대학교에서 세미나를 진행했는데, 모빌린트에서 RTL 엔지니어링 하시는 분께서 오셨습니다.다양한 흥미로운 얘기를 들을 수 있었고 질문도 많이 했습니다. 그 중 기억에 남는 질문이...Q. "RTL 설계 역량을 키우기 위해 추천하는 프로젝트가 있나요?"A. "RISC-V를 깊게 파는게 좋습니다." 현업에 계신 선배님의 말씀을 잘 듣고자 RISC-V를 깊게 팔 예정입니다.곧 공익 근무를 하게 될텐데, 공익 2년간 약 30% 이상의 비중을 갖고 공부하지 않을까 싶네요.이와 관련된 자세한 내용은 다른 글에서 쓰기로하고... RISC-V 공부 내용 및 설계 프로젝트 내용을 계속해서 이 프로젝트 카테고리에서 업로드할 예정입니다.공부할 책은 총 2권입니다.2권.. 2024. 11. 15. [1] 16bit CPU in Verilog (feat. Von Neumann Arch.) 2024.09.06 - [Project/16bit CPU Design] - [0] 프로젝트 개요 [0] 프로젝트 개요8bit CPU를 설계하려 합니다. 목표는 이번 년도가 끝날 때까지 성공!https://www.youtube.com/watch?v=qJgsuQoy9bc위 유튜브 영상을 참고해서 6502를 만들어볼 생각입니다.C++ 공부에도 큰 도움이 될 것 같아요.목han-pu.tistory.com 큰 일 났습니다..사실 엄청 큰 일은 아니고 8bit CPU를 만들려했으나, 현재 듣고 있는 컴퓨터 구조 수업에서 굉장히 자세히 16bit 폰노이만 CPU HW 구조에 대해 알려주셔서...16bit CPU를 만드는데에 성공하였습니다.그래서 프로젝트 자체는 성공했으나, 위 개요에서처럼 착착 진행되진 않았고...3.. 2024. 10. 22. [0] 프로젝트 개요 8bit CPU를 설계하려 합니다. 목표는 이번 년도가 끝날 때까지 성공!https://www.youtube.com/watch?v=qJgsuQoy9bc위 유튜브 영상을 참고해서 6502를 만들어볼 생각입니다.C++ 공부에도 큰 도움이 될 것 같아요.목표8bit CPU 설계를 통한 CPU Architecture 공부 기한2024.09.06 ~ 2024.12.31 (예정) 개발 환경SWHW Specification Languages C++HW Specification ToolsVisual StudioHWRTL Modeling LanguagesVerilog HDLRTL Modeling ToolsXilinx Vivado HLxetc.프로젝트 관리notion이론 정리notion 현재는 이론 공부 중...근데..... 2024. 9. 6. 이전 1 다음 728x90 반응형
