요약
이 글을 찾은 분들은 Verilog HDL에 대한 기초적인 이해가 있을 것이다.
Verilog HDL을 잘 하려면 어떻게 해야할까?
여타 다른 코딩이 그렇듯, 많이 만들어 봐야한다.
Verilog 코딩을 많이 해보진 않았지만... 제일 처음 시작한게 2022년 후반기이므로 처음 만져본 이후 2년이 흘렀다.
그 간의 생각들을 정리해서 글을 써보겠다. (아래 링크 참조)
2024.09.10 - [HW Design/RoadMap] - [Verilog] 베릴로그를 잘 하려면...(1)
[Verilog] 베릴로그를 잘 하려면...(1)
Verilog HDL이란?우선 HDL은 Hardware Description Language이다. 즉 HW 표현 언어이다.베릴로그는 다른 언어와 다른 언어로 치는 경우가 많은데, HW 설계를 위한 특수 언어이기 때문이다.베릴로그로 모듈을 코
han-pu.tistory.com
Verilog 기초 문법 A to Z
1. Module의 기초에 대하여
2024.01.02 - [Verilog/Basic] - [Verilog Tutorial] Level-1 Basic Verilog Module 모음
[Verilog Tutorial] Level-1 Basic Verilog Module 모음
2023.12.31 - [Verilog/Basic] - [Basic Verilog Module] 1. Verilog 의 구조 [Basic Verilog Module] 1. Verilog 의 구조 (https://fpgatutorial.com의 내용을 정리함.) 1. Structuring Verilog Code FPGA Verilog 코딩은 HW 디자인이다. 컴퓨터 프
han-pu.tistory.com
2. 데이터 Type, 배열 등
2024.01.02 - [Verilog/Basic] - [Verilog Tutorial] Level-2 Verilog Data Types and Arrays 모음
[Verilog Tutorial] Level-2 Verilog Data Types and Arrays 모음
2024.01.02 - [Verilog/Basic] - [Verilog Data Types and Arrays] 1. Data 표현 [Verilog Data Types and Arrays] 1. Data 표현 Verilog 를 쓸 때, digital data 값을 code로 표현해야 함. binary (2진수) hexadecimal (16진수) octal (8진수) 등. 데
han-pu.tistory.com
3. 연산자 (Operators) 정리 모음
2024.01.04 - [Verilog/Basic] - [Verilog Tutorial] level-3 Verilog Operators 모음
[Verilog Tutorial] level-3 Verilog Operators 모음
2024.01.04 - [Verilog/Basic] - [Verilog Operator] 1. 비트 연산자 [Verilog Operator] 1. 비트 연산자 Operator (연산자) 에 대해서 배울 예정 디지털 데이터를 처리하는 방법을 제공 대부분의 경우 verilog operators를 사
han-pu.tistory.com
4. 조합 논리 회로 설계하기 (time X) - 멀티플렉서 설계 in Verilog
2024.01.10 - [Verilog/Basic] - [Verilog Tutorial] level-4 Using Continuous Assignment 모음
[Verilog Tutorial] level-4 Using Continuous Assignment 모음
2024.01.10 - [Verilog/Basic] - [Using Continuous Assignment] 1. 연속 할당 in 베릴로그 [Using Continuous Assignment] 1. 연속 할당 in 베릴로그 assign 키워드 사용 continuous Assignment in Verilog verilog net types 에서 data를 구동시
han-pu.tistory.com
5. 순차 논리 회로 설계하기 (time O) - D 플립플롭 설계 in Verilog
2024.01.10 - [Verilog/Basic] - [Verilog Tutorial] level-5 Using the Always Block 모음
[Verilog Tutorial] level-5 Using the Always Block 모음
2024.01.10 - [Verilog/Basic] - [Using the Always Block] 1. Always block 이란? [Using the Always Block] 1. Always block 이란? always block 순차적으로 실행되는 코드 작성 sequential logic 을 설명할 때 매우 중요. 예제 풀이 전에
han-pu.tistory.com
6. 테스트벤치 코드 작성법
2024.01.13 - [Verilog/Basic] - [Verilog Tutorial] level-6 Testbench 모음
[Verilog Tutorial] level-6 Testbench 모음
2024.01.10 - [Verilog/Basic] - [Testbench] 1. 테스트벤치의 구조 [Testbench] 1. 테스트벤치의 구조 Verilog 설계 시, testbench 코딩을 통해 예상대로 작동하는지 확인. testbench 코딩 언어 VHDL Verilog System Verilog 업계
han-pu.tistory.com
7. 조건문 in Verilog - if문, case문
2024.01.13 - [Verilog/Basic] - [Verilog Tutorial] level-7 Statement 모음
[Verilog Tutorial] level-7 Statement 모음
2024.01.13 - [Project] - [Statement] 1. if문 [Statement] 1. if문 if statement 와 case statement 에 대해 배울 것. (복습) always blocks 등의 procedural blocks를 쓰는 이유? 순차적으로 실행되는 베릴로그 code를 작성하기 위
han-pu.tistory.com
8. 반복문 in Verilog - loops
2024.01.16 - [Verilog/Basic] - [Verilog Tutorial] level-8 Loops 모음
[Verilog Tutorial] level-8 Loops 모음
2024.01.16 - [Verilog/Basic] - [Loops] 1. 베릴로그 loop문 [Loops] 1. 베릴로그 loop문 loop for loop while loop forever loop repeat loop 데이터가 할당되는 방식을 제어 sequential statements always, initial block 등의 procedural blocks
han-pu.tistory.com
9. Task와 함수 선언 및 호출
2024.01.16 - [Verilog/Basic] - [Verilog Tutorial] level-9 Function and Task 모음
[Verilog Tutorial] level-9 Function and Task 모음
2024.01.16 - [Verilog/Basic] - [Function and Task] 1. 베릴로그 함수 [Function and Task] 1. 베릴로그 함수 subprograms tasks functions reusable한 코드를 작성할 수 있음. 최대한 reusable하게 만드는것이 좋음. function과 task
han-pu.tistory.com
10. Parameter와 생성문 - Reusable Code 작성을 위한 도구들
2024.01.16 - [Verilog/Basic] - [Verilog Tutorial] level-10 Reusable Code 모음
[Verilog Tutorial] level-10 Reusable Code 모음
2024.01.16 - [Verilog/Basic] - [Reusable Code] 1. 매개변수 [Reusable Code] 1. 매개변수 reusable code parameters 사용 parameterized module generate 문 generate for block generate if block generate case block Verilog Parameter 모듈을 인스턴
han-pu.tistory.com
열공. 화이팅.
'HW Design > HW Design Article' 카테고리의 다른 글
| [Verilog] 베릴로그를 잘 하려면...(1) (1) | 2024.09.10 |
|---|
