Verilog HDL이란?
우선 HDL은 Hardware Description Language이다. 즉 HW 표현 언어이다.
베릴로그는 다른 언어와 다른 언어로 치는 경우가 많은데, HW 설계를 위한 특수 언어이기 때문이다.
베릴로그로 모듈을 코딩하면 그 문법에 맞게 HW가 설계되고 반도체가 만들어진다.
이외에도 VHDL이 있다.
Verilog를 잘 하려면?
우선은 문법!
우선은 문법이다. 다만 모듈의 예시를 보면서 문법을 공부하는게 좋다.
보통 4bit full adder 혹은 ff 등의 정말 간단한 모듈로 시작한다.
문법을 공부하면서 항상 생각해야하는 마인드가 있는데,
"이렇게 코딩하면 어떤 모듈이 생기겠구나" 하는 마인드.
예를 들어 case문을 쓴다고 하면
1. 다른 언어 예시
case 문? -> case를 나눠서 각각에 맞는 코드를 짜야지!
2. Verilog
FSM을 만들어야 해! -> MUX가 필요한데... -> case문으로 짜야지!
조금 양상이 다른 것을 볼 수 있다.
문법 공부로 모든 것을 얻을 순 없다.
Verilog는 사실 문법이 쉬운 편인데, 그 외에 알고있어야 하는 지식이 정말 많다.
문법이 이런게 있다. 이게 이런 모듈이다. 정도를 알고 넘어가면 좋지 않을까?
문법 공부는?
베릴로그 문법 책 두 권을 추천한다.
한 권은 한글 번역이 잘 되어있는 세계적으로 유명한 책이고
다른 한 권은 내가 디시설 수업 들을때 강의 도서이다.
책1 - VERILOG HDL 디지털 설계와 합성의 길잡이
책2 - Digital System Designs and Practices : Using Verilog HDL and FPGAS
근데 귀찮으면...
제 블로그 보세용
2024.01.16 - [HW Design/RoadMap] - [Verilog] 베릴로그 기초 문법 Full 정리
다음 글은 디지털 설계의 흐름과 SW 언어의 중요성에 대해 쓰도록 하겠습니다.
'HW Design > HW Design Article' 카테고리의 다른 글
[Verilog] 베릴로그 기초 문법 Full 정리 (0) | 2024.01.16 |
---|