2024.01.16 - [Verilog/Basic] - [Reusable Code] 1. 매개변수
[Reusable Code] 1. 매개변수
reusable code parameters 사용 parameterized module generate 문 generate for block generate if block generate case block Verilog Parameter 모듈을 인스턴스화할 때 값을 할당할 수 있는 로컬 상수 매개변수 범위 제한 동일한 모
han-pu.tistory.com
2024.01.16 - [Verilog/Basic] - [Reusable Code] 2. 생성문
[Reusable Code] 2. 생성문
generate 문 코드 블록을 조건부 or 반복적으로 생성하기 위함. concurrent 코드 블록에서만 사용 가능 always block, initial block 내에 포함 불가능. generate 키워드 + if문, case문, for loop if, case generate 문 조건
han-pu.tistory.com
2024.01.16 - [Verilog/Basic] - [Reusable Code] 3. 예제 풀이
[Reusable Code] 3. 예제 풀이
1. parameterized modules의 장점은? 더보기 We can configure the functionality of the module when we instantiate it. This allows us to make our code easier to reuse. 2. generate block은 어떤 용도로 사용하는가? 더보기 We use them to contr
han-pu.tistory.com
'Verilog HDL > 1. Verilog HDL Basic (문법)' 카테고리의 다른 글
| [Reusable Code] 3. 예제 풀이 (0) | 2024.01.16 |
|---|---|
| [Reusable Code] 2. 생성문 (0) | 2024.01.16 |
| [Reusable Code] 1. 매개변수 (0) | 2024.01.16 |
| [Verilog Tutorial] level-9 Function and Task 모음 (0) | 2024.01.16 |
| [Function and Task] 3. 예제 풀이 (0) | 2024.01.16 |
