728x90 반응형 HW Design79 [DPU] DPU IP Block Design IP Block을 활용한 DPU Design Final Layout입니다. Tutorial만 따라 진행했기에 동작 원리는 잘 모릅니다. 이제부터 공부해야죠. Clocking Wizard를 통해 clk_in을 clk_out_150M과 clk_out_300M 으로 분주하고 있습니다. Processor System Reset Block을 3개 깔아서 각각 300M, 150M, 기본 clk과 연결되어 있습니다. 더 공부하고 쓰도록 하겠습니다. 2024. 3. 15. [DSD Week3] Practice1 Prob.2 요즘 대학이 재밌네요. 드디어 기다리고 기다리던 3학년 디지털 시스템 디자인 (DSD) 듣고 있습니다. 3주차 Practice로 led_driver를 만들어보는 문제입니다. Prob.1은 오프라인 강의에서 다 만들었고, Prob.2는 2to1 MUX를 이용해서 같은 동작을 만드는 문제입니다. 코드는 비밀 2 to 1 MUX waveform 입니다. 결과가 잘 나왔습니다. top module의 waveform 입니다. 결과가 잘 나왔는지는 나중에 복습하면서 확인하도록 하겠습니다. 2024. 3. 12. [full_subtractor] 4. Mixed Modeling 1. Structural Modeling 2. Dataflow Modeling 3. Behavioral Modeling 을 모두 합친 Mixed Modeling입니다. 모든 Modeling시 하나의 스타일만 고집하지 않겠죠. 간단한 1bit 논리동작은 Structural Style로, 비트합 등 Combinational logic 관련은 Dataflow Style로, FF이 필요한 Sequential logic 관련은 Behavioral Style로 그때 그때 필요한 Style을 Mixing 하는 능력이 곧 코드의 가독성을 높일 것 입니다. 아래는 코드입니다. Code: `timescale 1ns / 1ps //////////////////////////////////////////////////////.. 2024. 3. 11. [full_subtractor] 3. Behavioral Modeling 간단한 구조라서 Dataflow Modeling과 거의 비슷합니다. always block을 쓴다는 점이 좀 다르네요. Dataflow Modeling도 같은 schematic이 나왔으므로 작동할 것 같습니다. Code: `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2024/03/11 13:47:11 // Design Name: // Module Name: full_subtractor_3 // Project Name: // Target Devices: // Tool Versions: //.. 2024. 3. 11. 이전 1 2 3 4 5 ··· 20 다음 728x90 반응형
