728x90 반응형 전체 글113 [DPU] DPU Block 공부하기 - (1) 이번에 DPU 최적화를 주제로 한이음 ict 프로젝트를 신청했다. 프로젝트의 흐름은 다음과 같다. 1. DPU 설계 2. DPU 전력 분석 및 최적화 DPU 성능 분석 및 최적화 3. DPU 전력, 성능 분석 및 전성비 비교 연구 후 핀포인트 찾기 잘 될까?? 하다가 얻어가는게 많을 것 같다. DPU 설계부터 해보려한다. DPU 설계를 위해 DPU top 모듈 내부의 모듈을 살펴보고자 한다. 참고 자료는 Xilinx 사의 Zynq DPU v3.0 Product Guide이다. Vitis AI가 아닌 DNNDK를 쓸 예정이라 그렇다. (3.0 이후 버전은 Vitis AI 사용) 공부해야 할 모듈 리스트 APU - Application Processing Unit HPS - High Performance S.. 2024. 3. 18. [DSD] 공부할 것들 정리 코멘토 국비 교육으로 눈으로 하는 회로설계 수업을 듣고, 추가 자료집도 받았다. 공부할 것들을 정리하고자 한다. 아날로그 회로 설계는 과감히 제거하고, 디지털 회로 설계 파트만 정리할 예정 1. 코멘토 반도체 회로 설계 수업 복습 수강률 달성해서 돈도 돌려받고, 평생 수강권도 얻었다. 올해 여름에 한번, 겨울에 한번 복습할 예정이다. 항상 기본 Back To Basic. 여름 겨울 두 번 더 들으면 완전히 학습할 수 있을 것 같다. Quartus 쓰는게 좀 짜친다. 복습할 강의 목록 : 05 디지털 회로, 기초 문법부터 놓치지 말자 06 디지털 회로의 PPA 개선 방법 07 다양한 디지털 회로 실습 수행해보기 2. Memory Controller 디지털 회로 설계 부록이 있다. SDRAM의 Datashe.. 2024. 3. 18. [DPU] DPU IP Block Design IP Block을 활용한 DPU Design Final Layout입니다. Tutorial만 따라 진행했기에 동작 원리는 잘 모릅니다. 이제부터 공부해야죠. Clocking Wizard를 통해 clk_in을 clk_out_150M과 clk_out_300M 으로 분주하고 있습니다. Processor System Reset Block을 3개 깔아서 각각 300M, 150M, 기본 clk과 연결되어 있습니다. 더 공부하고 쓰도록 하겠습니다. 2024. 3. 15. [DSD Week3] Practice1 Prob.2 요즘 대학이 재밌네요. 드디어 기다리고 기다리던 3학년 디지털 시스템 디자인 (DSD) 듣고 있습니다. 3주차 Practice로 led_driver를 만들어보는 문제입니다. Prob.1은 오프라인 강의에서 다 만들었고, Prob.2는 2to1 MUX를 이용해서 같은 동작을 만드는 문제입니다. 코드는 비밀 2 to 1 MUX waveform 입니다. 결과가 잘 나왔습니다. top module의 waveform 입니다. 결과가 잘 나왔는지는 나중에 복습하면서 확인하도록 하겠습니다. 2024. 3. 12. 2023 General English Conversation 수료증 영어 너무 어렵습니다... 3년안에 원어민 수준까지 하고싶네요. 화이팅 서울과기대 학생들은 이 프로그램 추천합니다. 1달에 2번 (1회 1시간10분) 8만원이라는 가격이 메리트가 있습니다. 티쳐는 당연히 외국인 교수님이셔서 믿지 않을 수 없네요. 2024. 3. 11. [full_subtractor] 4. Mixed Modeling 1. Structural Modeling 2. Dataflow Modeling 3. Behavioral Modeling 을 모두 합친 Mixed Modeling입니다. 모든 Modeling시 하나의 스타일만 고집하지 않겠죠. 간단한 1bit 논리동작은 Structural Style로, 비트합 등 Combinational logic 관련은 Dataflow Style로, FF이 필요한 Sequential logic 관련은 Behavioral Style로 그때 그때 필요한 Style을 Mixing 하는 능력이 곧 코드의 가독성을 높일 것 입니다. 아래는 코드입니다. Code: `timescale 1ns / 1ps //////////////////////////////////////////////////////.. 2024. 3. 11. [full_subtractor] 3. Behavioral Modeling 간단한 구조라서 Dataflow Modeling과 거의 비슷합니다. always block을 쓴다는 점이 좀 다르네요. Dataflow Modeling도 같은 schematic이 나왔으므로 작동할 것 같습니다. Code: `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2024/03/11 13:47:11 // Design Name: // Module Name: full_subtractor_3 // Project Name: // Target Devices: // Tool Versions: //.. 2024. 3. 11. [full_subtractor] 2. Dataflow Modeling 아무 생각 없이 잘못 짠 것 같습니다. 작동은 되나? - 테스트 벤치 결과 잘 됩니다. 아래 첨부 code: `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2024/03/11 13:40:54 // Design Name: // Module Name: full_subtractor_2 // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.. 2024. 3. 11. 이전 1 2 3 4 5 ··· 15 다음 728x90 반응형
