728x90
반응형
IP Block을 활용한 DPU Design Final Layout입니다.
Tutorial만 따라 진행했기에 동작 원리는 잘 모릅니다.
이제부터 공부해야죠.
Clocking Wizard를 통해 clk_in을 clk_out_150M과 clk_out_300M 으로 분주하고 있습니다.
Processor System Reset Block을 3개 깔아서 각각 300M, 150M, 기본 clk과 연결되어 있습니다.
더 공부하고 쓰도록 하겠습니다.
728x90
반응형
'Verilog HDL > 2. Verilog Practice (연습)' 카테고리의 다른 글
| [BRAM] BRAM read / write module (0) | 2024.03.27 |
|---|---|
| [DSD Week3] Practice1 Prob.2 (0) | 2024.03.12 |
| [full_subtractor] 4. Mixed Modeling (0) | 2024.03.11 |
| [full_subtractor] 3. Behavioral Modeling (0) | 2024.03.11 |
| [full_subtractor] 2. Dataflow Modeling (0) | 2024.03.11 |
