728x90
반응형
SPI Master
기능 정의
- slave_id : 0x64 (for write), 0x65 (for read)
- Address : 8 bits
- 연속 Access 지원하지 않음.
회로도
결과
728x90
반응형
'Verilog HDL > 2. Verilog Practice (연습)' 카테고리의 다른 글
| [full_subtractor] 2. Dataflow Modeling (0) | 2024.03.11 |
|---|---|
| [full_subtractor] 1. Structural Modeling (0) | 2024.03.10 |
| [Verilog] Counter를 이용한 LED 제어 구현 (0) | 2024.01.31 |
| [Verilog] 세제곱 Pipeline 설계 (0) | 2024.01.22 |
| [Verilog] 100진 Counter 설계 (0) | 2024.01.22 |
