728x90
반응형
100진 Counter
기능 정의
- simulation 시작 시 rst로 cnt 초기화
- positive edge clk 일 때 cnt 1 씩 증가
- 100이 되면
- 100에서 더이상 증가하지 않는 신호
- 99에서 0으로 순환하는 신호
회로도
- cnt 1씩 증가하는 회로
- 블록 다이어그램
결과
- waveform
728x90
반응형
'HW Design > 2. Verilog Practice' 카테고리의 다른 글
| [Verilog] SPI Master 구현 (0) | 2024.01.31 |
|---|---|
| [Verilog] Counter를 이용한 LED 제어 구현 (0) | 2024.01.31 |
| [Verilog] 세제곱 Pipeline 설계 (0) | 2024.01.22 |
| [Verilog Practice] Clock Gating Model (Waveform) (0) | 2023.10.04 |
| [Verilog Practice] reg 회로 분석 (0) | 2023.09.28 |
