728x90
반응형
Pipeline
기능 정의
- input에 대한 세제곱 값을 출력
- input 값이 유효한지 확인하는 valid 신호
- Pipeline
- Latency : 3 cycle
- Throughput : 1 cycle
회로도
결과
- Waveform
- 초반 부분 (사진 위)
- 후반 부분 (사진 아래)
728x90
반응형
'HW Design > 2. Verilog Practice' 카테고리의 다른 글
| [Verilog] SPI Master 구현 (0) | 2024.01.31 |
|---|---|
| [Verilog] Counter를 이용한 LED 제어 구현 (0) | 2024.01.31 |
| [Verilog] 100진 Counter 설계 (0) | 2024.01.22 |
| [Verilog Practice] Clock Gating Model (Waveform) (0) | 2023.10.04 |
| [Verilog Practice] reg 회로 분석 (0) | 2023.09.28 |
