본문 바로가기
728x90
반응형

Verilog HDL74

[Basic Verilog Module] 1. Verilog 의 구조 (https://fpgatutorial.com의 내용을 정리함.) 1. Structuring Verilog Code : Verilog의 구조 Verilog HDL 코딩은 HW 디자인입니다. C, C++, Python 등의 SW 프로그래밍과 많은 부분에서 차이가 있습니다. Verilog HDL의 핵심 중 하나는 컴포넌트(Component) 혹은 모듈 (Module)입니다. (컴포넌트 참고링크 : http://wiki.hash.kr/index.php/%EC%BB%B4%ED%8F%AC%EB%84%8C%ED%8A%B8) 서로 다른 여러 컴포넌트의 동작을 설명해야 하며, 이후에는 서로 연결하는 작업이 필요합니다. 가장 중요한 점은 컴포넌트가 어떻게 작동하는지 알아야 시스템에 써먹을 수 있다. 는 것입니다. 저는 .. 2023. 12. 31.
[FPGA] 인생 첫 FPGA 보드 구매 HIL-A35T 어제가 생일이였거덩요. 나에게 주는 작은 (사실 개 큰) 선물입니다. 방학때 보드로... 시계도 만들어보고... 센서도 붙여보고... 재밌겠네요. FPGA 보드 스펙은 Xilinx 사의 Artix 계열입니다. Artix는 저가형의 무난한 라인업입니다! ZYNQ를 살까 고민 많이 했지만... 돈 모이면 나중에 사는걸로 ㅎㅎ 구매한 FPGA 보드는 아래 주소에 있습니다. https://smartstore.naver.com/ihil/products/9435350675 HIL-A35T (FPGA 개발보드) : 아이힐 스토어 [아이힐 스토어] 아이힐 스마트 스토어 입니다. smartstore.naver.com 다음 글에선 방학에 공부할 때 참고할 웹사이트 정리해서 올리겠습니다. 2023. 11. 29.
[Verilog Tutorial] 1 - Introduction (www.asic-world.com/verilog/veritut.html의 글을 읽고 번역한 내용입니다.) 모든 예제는 Icarus Verilog 시뮬레이터를 사용합니다. Introduction -소개 Verilog는 HARDWARE DESCRIPTION LANGUAGE (HDL)이다. 즉, 하드웨어를 표현하기 위한 언어이다. HDL은 digital system을 표현하기 위한 언어인데, 그 예로 network switch, microprocessor, memory, flip-flop 등이 있다. HDL은 모든 level의 digital HW를 표현할 수 있다. // D_Filp-Flop Code module d_ff ( d, clk, q, q_bar); input d, clk; output q, q_b.. 2023. 10. 4.
[Verilog Practice] Clock Gating Model (Waveform) Testbench의 전반적인 이해를 위해 Clock gating model code를 작성하고 waveform을 확인하였다. Clock Gating Model? Clock gating은 디지털 회로 설계에서 전력 소모를 줄이기 위한 기술 중 하나이다. 이 기술은 특정 조건 하에서 clock signal을 차단하여 특정 부분의 회로가 동작하지 않도록 하는 방법을 사용한다. Clock gating은 주로 CMOS 기반의 디지털 회로에서 유용하며, 이는 CMOS 회로의 전력 소모가 동적으로 전환될 때 (즉, 0에서 1 또는 1에서 0으로 전환될 때) 발생하기 때문이다. Clock Gating의 원리 1. Enable Signal: Clock gating은 'enable' signal을 사용한다. 이 enabl.. 2023. 10. 4.
728x90
반응형

티스토리툴바