본문 바로가기
728x90
반응형

Verilog17

[Verilog Tutorial] Level-2 Verilog Data Types and Arrays 모음 Verilog Data Types and Arrays 1. Data 표현 2024.01.02 - [Verilog/Basic] - [Verilog Data Types and Arrays] 1. Data 표현 [Verilog Data Types and Arrays] 1. Data 표현 Verilog 를 쓸 때, digital data 값을 code로 표현해야 함. binary (2진수) hexadecimal (16진수) octal (8진수) 등. 데이터 표현에 있는 비트 수 또한 정의해야 함. 베릴로그 == HW circuits을 describe 하기 때문. 원하는 han-pu.tistory.com 2. 기본적인 데이터 Types 2024.01.02 - [Verilog/Basic] - [Verilog Dat.. 2024. 1. 2.
[Basic Verilog Module] 1. Verilog 의 구조 (https://fpgatutorial.com의 내용을 정리함.) 1. Structuring Verilog Code : Verilog의 구조 Verilog HDL 코딩은 HW 디자인입니다. C, C++, Python 등의 SW 프로그래밍과 많은 부분에서 차이가 있습니다. Verilog HDL의 핵심 중 하나는 컴포넌트(Component) 혹은 모듈 (Module)입니다. (컴포넌트 참고링크 : http://wiki.hash.kr/index.php/%EC%BB%B4%ED%8F%AC%EB%84%8C%ED%8A%B8) 서로 다른 여러 컴포넌트의 동작을 설명해야 하며, 이후에는 서로 연결하는 작업이 필요합니다. 가장 중요한 점은 컴포넌트가 어떻게 작동하는지 알아야 시스템에 써먹을 수 있다. 는 것입니다. 저는 .. 2023. 12. 31.
[Verilog Tutorial] 1 - Introduction (www.asic-world.com/verilog/veritut.html의 글을 읽고 번역한 내용입니다.) 모든 예제는 Icarus Verilog 시뮬레이터를 사용합니다. Introduction -소개 Verilog는 HARDWARE DESCRIPTION LANGUAGE (HDL)이다. 즉, 하드웨어를 표현하기 위한 언어이다. HDL은 digital system을 표현하기 위한 언어인데, 그 예로 network switch, microprocessor, memory, flip-flop 등이 있다. HDL은 모든 level의 digital HW를 표현할 수 있다. // D_Filp-Flop Code module d_ff ( d, clk, q, q_bar); input d, clk; output q, q_b.. 2023. 10. 4.
[Verilog Practice] Clock Gating Model (Waveform) Testbench의 전반적인 이해를 위해 Clock gating model code를 작성하고 waveform을 확인하였다. Clock Gating Model? Clock gating은 디지털 회로 설계에서 전력 소모를 줄이기 위한 기술 중 하나이다. 이 기술은 특정 조건 하에서 clock signal을 차단하여 특정 부분의 회로가 동작하지 않도록 하는 방법을 사용한다. Clock gating은 주로 CMOS 기반의 디지털 회로에서 유용하며, 이는 CMOS 회로의 전력 소모가 동적으로 전환될 때 (즉, 0에서 1 또는 1에서 0으로 전환될 때) 발생하기 때문이다. Clock Gating의 원리 1. Enable Signal: Clock gating은 'enable' signal을 사용한다. 이 enabl.. 2023. 10. 4.
728x90
반응형

티스토리툴바