본문 바로가기
HW Design/1. Verilog HDL Basic

[Using Continuous Assignment] 3. 예제 풀이

by 한PU 2024. 1. 10.
728x90
반응형

1. implicit 과 explicit 연속 할당의 차이점?

 

더보기

When we use implicit continuous assignment we assign the variable a value when we declare. When we use explicit continuous assignment we use the assign keyword to assign a value.

 

728x90

 

2. 2 to 1 mux 코드를 짜시오. (방법 상관 x)

 

더보기
// assign
assign mux_out = addr ? b : a;

// array
wire in_arr [1:0] = { a, b };
assign mux_out = in_arr[addr];

 

반응형

 

3. 아래 회로를 implicit 과 explicit으로 코딩

logic

 

더보기
// explicit
wire logic_out;
assign logic_out = ( a | b ) & c;

// implicit
wire logic_out = ( a | b ) & c;

 

728x90
반응형