728x90 반응형 분류 전체보기113 [NPU] Convolution Verilog Design Convolution Design 4bit의 Data input과 4bit의 Weight input을 각 비트마다 곱하고 모든 값을 더하는 Convolution Design이다. MUX를 도입하여 0일때는 feedback 값이 들어가지 않게, 1일때는 feedback값이 들어가게 설계하였다. https://velog.io/@hyal/%EB%B2%94%EC%9A%A9%EC%A0%81%EC%9D%B8-NPU-%EA%B0%9C%EB%B0%9C%EA%B8%B03-%EC%95%84%ED%82%A4%ED%85%8D%EC%B2%982 범용적인 NPU 개발기(3) - 아키텍처(2) - convolution 내가 생각한 convolution layer를 수행하기 위한 아키텍처는 2가지가 있는데 한가지는 구현이 쉽지만 효.. 2024. 3. 30. [BRAM] BRAM read / write module Bram이란? BRAM은 "Block Random Access Memory"의 약자로, FPGA나 ASIC 디자인에서 사용되는 on-board ram chip 이다. BRAM에 접근하여 read/write 하는 과정은 AI accelerator를 만드는 데에 중요한 작업이다. 위와 같은 BRAM을 FSM으로 만들었다. BRAM READ bram_en이 1이고, bram_wen이 0일때 bram read 동작을 진행한다. bram_addr에 저장된 주소를 읽고 그 다음 clock에서 bram_rd_data에 주소의 값을 읽어온다. BRAM WRITE & bram_en 동작 fsm을 확인할 수 있다. 2024. 3. 27. [DPU] DPU Block 공부하기 - (2) 2024.03.18 - [HW Design/NPU] - [DPU] DPU Block 공부하기 - (1) 저번 글에서 DPU Top level Block Diagram 을 보았다. Example System with DPU DPU를 이용한 Example System의 Block Diagram이다. Example System 이기에, 우리의 프로젝트와는 맞지 않는 Example일 수 있지만, 신호가 카메라에서 시작되는 점을 미루어보아 CV 쪽 내용임을 볼 수 있다. 우리의 프로젝트는 DPU YOLO implement 이니 비슷하다고 볼 수 있다. DPU 주변부를 보면 AXI Interconnect를 통해 data flow가 이루어짐을 볼 수 있다. Example System의 DPU Data flow PS .. 2024. 3. 21. [NCS] 눈으로 하는 반도체 회로(CHIP) 설계 수료증 코멘토에서 들은 국비 강의입니다. 회로 설계에 대한 많은 것을 배울 수 있었습니다. 아직 전자회로를 잘 배우지 못해 아날로그 부분 지식은 거의 습득하지 못했지만, 디지털 부분은 확실히 많은 것을 알아가는 시간이였습니다. 이제 국비 수강할 수 있는 횟수가 1번 남았는데, 아마도 같은 강사의 AI 반도체 회로 설계 수업을 들을 것 같습니다. 2024. 3. 20. 이전 1 2 3 4 5 ··· 29 다음 728x90 반응형
