반응형 분류 전체보기134 [1] RISC-V 기반 LLMs Accelerator Design (feat. cursor) 요즘 Cursor가 진짜 야무지다.코딩도 잘하고, 정리도 잘해주고...cursor와 함께 RISC-V 기반 LLMs Accelerator를 설계해보려고 한다. 기능 구조# RISC-V 기반 LLM 가속기 기능 구조## 개요RISC-V CPU 코어와 LLM(Large Language Model) 연산 가속을 위한 하드웨어 블록을 통합한 시스템 온 칩 (SoC) 형태를 가정합니다. 호스트 CPU(RISC-V)는 전체 시스템 제어 및 가속기 오프로딩을 담당하고, 가속기는 LLM의 핵심 연산을 병렬 처리하여 성능을 극대화합니다.## 주요 구성 요소1. **RISC-V 코어 (RISC-V Core):** * **역할:** * 운영체제 및 애플리케이션 실행 * LLM 모델.. 2025. 4. 15. [Verilog] 베릴로그를 잘하려면...(2) 프로젝트를 하자! 이전 글 보기2024.09.10 - [HW Design Study/HW Design Article] - [Verilog] 베릴로그를 잘 하려면...(1) [Verilog] 베릴로그를 잘 하려면...(1)Verilog HDL이란?우선 HDL은 Hardware Description Language이다. 즉 HW 표현 언어이다.베릴로그는 다른 언어와 다른 언어로 치는 경우가 많은데, HW 설계를 위한 특수 언어이기 때문이다.베릴로그로 모듈을 코han-pu.tistory.com 원래는 디지털 HW 설계의 흐름 등을 아티클로 쓰려했으나...!이전 글을 보니 문법 얘기만 하고 흐름이 끊겨서 문법을 배운 이후에 어떤 식으로 공부해 나가는 게 좋을지 서술하고자 한다.여러 사이트도 추천하도록 하겠다.Verilog HDL.. 2025. 2. 12. [DDCA 2024] L2: Electrical Engin. Perspective and Binary Numbers DDCA 2024 - L2 공부DDCA는 ETH 취리히 대학의 강의이다. 아래는 강의 사이트 및 강의 자료 강의 사이트: https://safari.ethz.ch/ddca/spring2024/doku.php?id=start 강의 자료이론 실습 L2 - Electrical Engin. Perspective and Binary NumbersL2는 1시간 50분 분량 중 1시간 30분은 스킵하지 않았을까 싶다 ㅋㅋ이론 파트에서는 이진수, 16진수, 보수 등을 배우고실습 파트에선 semiconductor 부터 Transistor, CMOS, Gates까지 가볍게 배운다. 그래도 4학년이고 올해로 4년째 Digital Circuits를 배우는데... 넘겨도 되지 않을까...? 허허"회로 이론, 논리 회로, 전자 .. 2025. 2. 6. [DDCA 2024] (1) Digital Design & Computer Arch. Lecture 1 DDCA 2024 - Lecture 1 공부 DDCA는 ETH 취리히 대학의 강의이다. 아래는 강의 사이트 및 강의 소개 내용 번역본, lecture 1에 대한 강의자료이다. 강의 사이트: https://safari.ethz.ch/ddca/spring2024/doku.php?id=start 강의 소개: 이 수업은 디지털 회로와 컴퓨터 아키텍처 설계에 대한 첫 번째 소개를 제공합니다. 컴퓨팅 플랫폼이 어떻게 설계되는지에 대한 기술적 기초를 기초부터 차근차근 다룹니다. 디지털 설계 및 컴퓨터 아키텍처의 다양한 실행 패러다임, 하드웨어 설명 언어, 원리를 소개합니다. 최신 마이크로프로세서의 설계와 하드웨어/소프트웨어 인터페이스에 사용되는 기본 기술에 중점을 둡니다. 강의 자료이론 실습 앞으로...본 카테고리에.. 2025. 2. 4. 이전 1 2 3 4 ··· 34 다음 반응형
