728x90 반응형 testbench1 [Verilog Practice] Clock Gating Model (Waveform) Testbench의 전반적인 이해를 위해 Clock gating model code를 작성하고 waveform을 확인하였다. Clock Gating Model? Clock gating은 디지털 회로 설계에서 전력 소모를 줄이기 위한 기술 중 하나이다. 이 기술은 특정 조건 하에서 clock signal을 차단하여 특정 부분의 회로가 동작하지 않도록 하는 방법을 사용한다. Clock gating은 주로 CMOS 기반의 디지털 회로에서 유용하며, 이는 CMOS 회로의 전력 소모가 동적으로 전환될 때 (즉, 0에서 1 또는 1에서 0으로 전환될 때) 발생하기 때문이다. Clock Gating의 원리 1. Enable Signal: Clock gating은 'enable' signal을 사용한다. 이 enabl.. 2023. 10. 4. 이전 1 다음 728x90 반응형
