728x90 반응형 HW Design/1. Verilog HDL Basic54 [Verilog Operator] 6. 조건 연산자 == 조건 연산자 (삼항 연산자) 조건문을 기반으로 신호에 데이터를 assign ? 연산자 앞에 논리식을 작성하고, T/F를 판단 output 은 T/F 중 하나에 assign C 언어나 Java에도 있으나, Ternary operator (삼항 연산자) 라고 함. output = ? : 이 true 일 때 output에 true 할당 이 false 일 때 output에 false 할당 // c가 b보다 클 때 a에 c를 assign a = c > b ? c : b; 지루해 죽거따... 언넝 연산자 끝내고 싶네요 C언어할때도 이건 안했는데 ㅠ 2024. 1. 4. [Verilog Operator] 5. 시프트 연산자 == 시프트 연산자 특정한 논리 함수를 위해 사용 Table 연산자 표현 shift right logical shift right arithmetic 디지털 회로를 design 할 때, shift 연산을 자주 사용 두 개의 인수(argument) 필요 시프트 하려는 신호의 이름 이동하려는 비트 logical shift operators 를 사용하면, 신호가 필요한 비트 수 만큼 shift 된 후 모든 빈 위치에 0b가 채워짐. arithmetic shift operators 는 shift된 신호의 부호를 유지 signed types 에만 사용 가능하다. ( 2024.01.02 - [Verilog/Basic] - [Verilog Data Types and Arrays] 2. 기본 데이터 type ) // .. 2024. 1. 4. [Verilog Operator] 4. 논리 연산자 == 논리 연산자 bit wise operators 와 유사 ( 2024.01.04 - [Verilog/Basic] - [Verilog Operator] 3. 관계 연산자 ) But, 논리 연산자는 gates를 모델링 하는 것에 쓰이지 않음 relational operators 와 같이 복잡한 표현을 build ( 2024.01.04 - [Verilog/Basic] - [Verilog Operator] 3. 관계 연산자 ) C 언어, Java와 유사 Full list of logical operators 연산자 표현 && logical AND || logical OR ! logical NOT // 논리 연산자 사용시, 표현식의 요소를 괄호로 묶어 구분하는게 좋다. y = (a == b) && (c == .. 2024. 1. 4. [Verilog Operator] 3. 관계 연산자 == 관계 연산자 다른 두 개의 변수를 비교하기 위해 사용 비교의 결과는 Boolean logical 1 or 0 C 언어, Java와 유사 Full list of relational operators 연산자 표현 > greater than >= greater than or equal to 2024. 1. 4. 이전 1 ··· 7 8 9 10 11 12 13 14 다음 728x90 반응형