728x90 반응형 전체 글128 [2] 16bit CPU Design 이후 프로젝트 방향 feat. RISC-V 16bit CPU를 설계한 이후 꽤 시간이 지났습니다.최근 대학교에서 세미나를 진행했는데, 모빌린트에서 RTL 엔지니어링 하시는 분께서 오셨습니다.다양한 흥미로운 얘기를 들을 수 있었고 질문도 많이 했습니다. 그 중 기억에 남는 질문이...Q. "RTL 설계 역량을 키우기 위해 추천하는 프로젝트가 있나요?"A. "RISC-V를 깊게 파는게 좋습니다." 현업에 계신 선배님의 말씀을 잘 듣고자 RISC-V를 깊게 팔 예정입니다.곧 공익 근무를 하게 될텐데, 공익 2년간 약 30% 이상의 비중을 갖고 공부하지 않을까 싶네요.이와 관련된 자세한 내용은 다른 글에서 쓰기로하고... RISC-V 공부 내용 및 설계 프로젝트 내용을 계속해서 이 프로젝트 카테고리에서 업로드할 예정입니다.공부할 책은 총 2권입니다.2권.. 2024. 11. 15. 2024 한이음 ICT 멘토링 수행 확인서 프로젝트 수행확인서 나왔습니다~ 2024. 11. 12. [뻘글] 사고 싶은 글러브 저장!! 고고슨 바로 윌슨 a2000 edlc44 gm 모델... 12인치 내야글러븐데요. 내야 글러브 치고 좀 큽니다. 저는 3루 지망이라 12인치로 사고 싶어요 😁😁 디자인 진짜 너무 이쁨...... mlb에서 유명한 선수인 엘리 데라크루즈 선수가 직접 쓰는 모델입니다. 저거 쓰면 도루 67개 할 수 있음 ㄹㅇ 글러브 끼고있을땐 도루 못하지만요... 가격은 38만5천원입니다. 이번 달부터 7만원씩 모을려구요 5달 뒤에 저거 사면 글 올릴게요 벌써 설렌다!!!!! 2024. 11. 10. [1] 16bit CPU in Verilog (feat. Von Neumann Arch.) 2024.09.06 - [Project/16bit CPU Design] - [0] 프로젝트 개요 [0] 프로젝트 개요8bit CPU를 설계하려 합니다. 목표는 이번 년도가 끝날 때까지 성공!https://www.youtube.com/watch?v=qJgsuQoy9bc위 유튜브 영상을 참고해서 6502를 만들어볼 생각입니다.C++ 공부에도 큰 도움이 될 것 같아요.목han-pu.tistory.com 큰 일 났습니다..사실 엄청 큰 일은 아니고 8bit CPU를 만들려했으나, 현재 듣고 있는 컴퓨터 구조 수업에서 굉장히 자세히 16bit 폰노이만 CPU HW 구조에 대해 알려주셔서...16bit CPU를 만드는데에 성공하였습니다.그래서 프로젝트 자체는 성공했으나, 위 개요에서처럼 착착 진행되진 않았고...3.. 2024. 10. 22. 2024 한이음 ICT 공모전 프로젝트 후기 한이음 ICT 공모전활동: CNN 가속기를 설계하여 FPGA 상에서 YOLO v3 Tiny를 구현하고자 하였다.결과적으론 실패...논문을 투고하는 결과를 내긴 했으나, 구현에는 실패하였다.팀장이였던 나의 역량 부족이 한 99%쯤 된다고 생각한다.근데 공모전 끝나도 계속 만들것 같다. 역량 부족 내용1. BUS를 알고 있었으면 프로젝트가 좀 더 빨리 진행되었을 것이다.근데 내가 몰라도 다른 팀원에게 역할을 할당하여 그 팀원이 BUS 관련 처리를 담당할 수 있게 했으면 좋았을 것 같다.그랬다면 나와 팀원들 모두 BUS 공부도 되고 프로젝트 성공률도 올라갔을 것 같다. 2. 레퍼런스 코드를 너무 대충 짰다.그냥 github에 돌아다니는 YOLO 코드 보고 바로 HW 설계에 들어갔는데, 레퍼런스 코드를 좀 더 .. 2024. 10. 22. "The Era of 1-bit LLMs: All Large Language Models are in 1.58 Bits" - 흥미로운 LLM논문 인스타 보다가 우연히 본 쓰레드 게시글 INT-8 형식은 잘 채택하지 않는것으로 알고 있는데, FP-16을 대체할 수 있다는 류의 내용이라 흥미가 생겼다. Transformer 알고리즘을 공부하고 HW 설계를 해볼 생각이였는데, 마침 좋은 공부를 할 수 있을 것 같다. https://github.com/microsoft/BitNet GitHub - microsoft/BitNet: Official inference framework for 1-bit LLMsOfficial inference framework for 1-bit LLMs. Contribute to microsoft/BitNet development by creating an account on GitHub.github.com논문 오픈소스 gi.. 2024. 10. 22. [Verilog] 베릴로그를 잘 하려면...(1) Verilog HDL이란?우선 HDL은 Hardware Description Language이다. 즉 HW 표현 언어이다.베릴로그는 다른 언어와 다른 언어로 치는 경우가 많은데, HW 설계를 위한 특수 언어이기 때문이다.베릴로그로 모듈을 코딩하면 그 문법에 맞게 HW가 설계되고 반도체가 만들어진다.이외에도 VHDL이 있다. Verilog를 잘 하려면?우선은 문법!우선은 문법이다. 다만 모듈의 예시를 보면서 문법을 공부하는게 좋다.보통 4bit full adder 혹은 ff 등의 정말 간단한 모듈로 시작한다.문법을 공부하면서 항상 생각해야하는 마인드가 있는데,"이렇게 코딩하면 어떤 모듈이 생기겠구나" 하는 마인드.예를 들어 case문을 쓴다고 하면 1. 다른 언어 예시case 문? -> case를 나눠서 .. 2024. 9. 10. [0] 프로젝트 개요 8bit CPU를 설계하려 합니다. 목표는 이번 년도가 끝날 때까지 성공!https://www.youtube.com/watch?v=qJgsuQoy9bc위 유튜브 영상을 참고해서 6502를 만들어볼 생각입니다.C++ 공부에도 큰 도움이 될 것 같아요.목표8bit CPU 설계를 통한 CPU Architecture 공부 기한2024.09.06 ~ 2024.12.31 (예정) 개발 환경SWHW Specification Languages C++HW Specification ToolsVisual StudioHWRTL Modeling LanguagesVerilog HDLRTL Modeling ToolsXilinx Vivado HLxetc.프로젝트 관리notion이론 정리notion 현재는 이론 공부 중...근데..... 2024. 9. 6. 이전 1 2 3 4 ··· 16 다음 728x90 반응형
