728x90 반응형 전체 글113 CNN 개념 한번에 공부하기 [2] 지난 글에서 CNN의 구조를 살펴봤다.CNN은 Conv, ReLU, Pooling, Affine, Softmax Layer 등으로 이루어져 있음을 확인하였다.또한 CNN은 Padding, Stride 등의 고유 용어가 존재한다. Affine Layer의 문제점?Affine Layer의 문제점으로 크게 대두되는 것은 "데이터의 형상이 무시된다"는 점이다.이미지 데이터를 생각해보자.RGB 이미지의 경우 가로x세로x3 (R, G, B) 을 값으로 가지는 3차원 데이터이다.가로, 세로를 제외한 나머지 데이터 축을 "색 채널(Channel)" 이라고 한다. 이러한 데이터가 3차원을 갖는다는 점이 문제가 된다.Affine Layer의 경우 1차원 데이터로 평탄화된 데이터만 input data로 받을 수 있는데,이 .. 2024. 6. 17. [IDEC] 학부 3학년 여름방학 수강 신청 할 IDEC 모음 1. CNN FPGA 구현FPGA를 이용해 CNN HW Accelerating하는 것을 공부하고 싶다.2024-06-07 일자로 CNN 기초 개념 및 Python 코드를 공부 중인데, 이걸 마치고 Verilog HDL로 CNN을 구현하는 방법론을 배울 예정이다.다만 아쉬운 점은 온라인 강의라는 것. 강의 자료 배포가 안된다고 한다 ㅠ 신청 기간: 2024년 6월 10일 ~ 2. 뉴모로픽 하드웨어 연구를 위한 딥러닝 기술 기초 및 응용강의 개요와 강좌 상세를 읽고 무조건 듣기로 마음 먹었다.광운대는 가까워서 대면으로 들을 수 있을 것 같다. 신청 기간: 2024년 06월 24일 ~ 3. 딥러닝 기초 및 설계앞선 두 개의 강의는 DL HW에 집중된 강의인데 반해 이 강의는 SW 집중 강의 이다.이번에 DSD.. 2024. 6. 7. CNN 개념 한번에 공부하기 [1] 학부 3학년 여름방학이 시작했습니다. CNN을 열심히 공부할 생각입니다.현재 진행하고 있는 프로젝트의 목표가 HW YOLO Implementation인 관계로, Implementation에만 집중할 예정입니다.즉, 딥러닝에서의 학습 과정은 완전히 무시하고 공부할 예정입니다.CNN 이란?CNN (Convolutional neural network, 합성곱 신경망)은 이미지, 음성 인식 등 다양한 분야에서 사용된다.특히 이미지 인식 분야는 CNN을 기초로 많은 딥러닝 모델이 뻗어 나갔다. CNN 전체 구조여러 하위 개념을 통해 CNN의 전체 구조를 이해해보자.FC?FC (Fully-Connected, 완전 연결)는 인접한 계층의 모든 뉴런이 연결된 형태를 말한다.Affine Layer?Affine Layer.. 2024. 6. 7. [Vivado 설치] Vivado HLx 2020.01 설치 방법 Vivado는 FPGA를 위한 EDA로써 다양한 버전의 설치를 지원한다. 2019와 2020이후 버전의 가장 큰 차이점은 Vitis의 지원 여부. 2019까지는 SDK를 지원하고 2020이후 버전은 Vitis를 지원한다. 설치 방법 1. 설치 프로그램 다운로드 https://www.xilinx.com/support/download.html Downloads Vivado, Vitis, Vitis Embedded Platform, PetaLinux, Device models www.xilinx.com 위 링크로 들어가준다. AMD에 가입하지 않은 사람은 회원가입을 먼저 진행해야 한다. 좌측 배너를 보면 Version 배너가 있다. Vivado Archive를 클릭하고 2020.1을 클릭한다. 아래로 내리다보.. 2024. 4. 23. [NPU] Convolution Verilog Design Convolution Design 4bit의 Data input과 4bit의 Weight input을 각 비트마다 곱하고 모든 값을 더하는 Convolution Design이다. MUX를 도입하여 0일때는 feedback 값이 들어가지 않게, 1일때는 feedback값이 들어가게 설계하였다. https://velog.io/@hyal/%EB%B2%94%EC%9A%A9%EC%A0%81%EC%9D%B8-NPU-%EA%B0%9C%EB%B0%9C%EA%B8%B03-%EC%95%84%ED%82%A4%ED%85%8D%EC%B2%982 범용적인 NPU 개발기(3) - 아키텍처(2) - convolution 내가 생각한 convolution layer를 수행하기 위한 아키텍처는 2가지가 있는데 한가지는 구현이 쉽지만 효.. 2024. 3. 30. [BRAM] BRAM read / write module Bram이란? BRAM은 "Block Random Access Memory"의 약자로, FPGA나 ASIC 디자인에서 사용되는 on-board ram chip 이다. BRAM에 접근하여 read/write 하는 과정은 AI accelerator를 만드는 데에 중요한 작업이다. 위와 같은 BRAM을 FSM으로 만들었다. BRAM READ bram_en이 1이고, bram_wen이 0일때 bram read 동작을 진행한다. bram_addr에 저장된 주소를 읽고 그 다음 clock에서 bram_rd_data에 주소의 값을 읽어온다. BRAM WRITE & bram_en 동작 fsm을 확인할 수 있다. 2024. 3. 27. [DPU] DPU Block 공부하기 - (2) 2024.03.18 - [HW Design/NPU] - [DPU] DPU Block 공부하기 - (1) 저번 글에서 DPU Top level Block Diagram 을 보았다. Example System with DPU DPU를 이용한 Example System의 Block Diagram이다. Example System 이기에, 우리의 프로젝트와는 맞지 않는 Example일 수 있지만, 신호가 카메라에서 시작되는 점을 미루어보아 CV 쪽 내용임을 볼 수 있다. 우리의 프로젝트는 DPU YOLO implement 이니 비슷하다고 볼 수 있다. DPU 주변부를 보면 AXI Interconnect를 통해 data flow가 이루어짐을 볼 수 있다. Example System의 DPU Data flow PS .. 2024. 3. 21. [NCS] 눈으로 하는 반도체 회로(CHIP) 설계 수료증 코멘토에서 들은 국비 강의입니다. 회로 설계에 대한 많은 것을 배울 수 있었습니다. 아직 전자회로를 잘 배우지 못해 아날로그 부분 지식은 거의 습득하지 못했지만, 디지털 부분은 확실히 많은 것을 알아가는 시간이였습니다. 이제 국비 수강할 수 있는 횟수가 1번 남았는데, 아마도 같은 강사의 AI 반도체 회로 설계 수업을 들을 것 같습니다. 2024. 3. 20. 이전 1 2 3 4 ··· 15 다음 728x90 반응형
