[Verilog Operator] 4. 논리 연산자

• == 논리 연산자
• bit wise operators 와 유사 ( 2024.01.04 - [Verilog/Basic] - [Verilog Operator] 3. 관계 연산자 )
  • But, 논리 연산자는 gates를 모델링 하는 것에 쓰이지 않음
  • relational operators 와 같이 복잡한 표현을 build
  • ( 2024.01.04 - [Verilog/Basic] - [Verilog Operator] 3. 관계 연산자 )
• C 언어, Java와 유사

Full list of logical operators

연산자	표현
&&	logical AND
||	logical OR
!	logical NOT

// 논리 연산자 사용시, 표현식의 요소를 괄호로 묶어 구분하는게 좋다.

y = (a == b) && (c == d);
y = (a == b) || (c == d);
y = !(a == b);