728x90
반응형
- 4 to 1 mux 회로
- large mux에 case 문이 많이 쓰임
- 가독성이 좋아서.
- large mux에 case 문이 많이 쓰임
always @(*) begin
case (addr)
2'b00 : begin
q = a;
end
2'b01 : begin
q = b;
end
2'b10 : begin
q = c;
end
default : begin
q = d;
end
endcase
end
- 고려할 점.
- blocking assignment를 한다는 것.
- non-blocking은 ff이 배치되기 때문.
- blocking assignment를 한다는 것.
- default 키워드는 제거 가능
- d 에 대한 addr는 따로 명시해줘야함.
- default 키워드는 제거 가능
728x90
반응형
'Verilog HDL > 1. Verilog HDL Basic (문법)' 카테고리의 다른 글
[Verilog Tutorial] level-6 Testbench 모음 (0) | 2024.01.13 |
---|---|
[Statement] 3. 예제 풀이 (1) | 2024.01.13 |
[Statement] 1. if문 (0) | 2024.01.13 |
[Testbench] 8. 예제 풀이 (0) | 2024.01.13 |
[Testbench] 7. 테스트벤치 full 작성 (1) | 2024.01.13 |