728x90 반응형 HW Design79 [Verilog Practice] Clock Gating Model (Waveform) Testbench의 전반적인 이해를 위해 Clock gating model code를 작성하고 waveform을 확인하였다. Clock Gating Model? Clock gating은 디지털 회로 설계에서 전력 소모를 줄이기 위한 기술 중 하나이다. 이 기술은 특정 조건 하에서 clock signal을 차단하여 특정 부분의 회로가 동작하지 않도록 하는 방법을 사용한다. Clock gating은 주로 CMOS 기반의 디지털 회로에서 유용하며, 이는 CMOS 회로의 전력 소모가 동적으로 전환될 때 (즉, 0에서 1 또는 1에서 0으로 전환될 때) 발생하기 때문이다. Clock Gating의 원리 1. Enable Signal: Clock gating은 'enable' signal을 사용한다. 이 enabl.. 2023. 10. 4. [LINUX] 리눅스 기본 명령어 알아보기 LINUX? windows, mac os 등 os라고 생각하면 된다. 운영체제의 하나이다. 나는 프로젝트를 진행할 때, bitnami 스택의 linux를 ssh로 연결하여 팀원들과 코드를 동시 다발적으로 수정할 때 유용하게 사용하였다. mobaXterm 프로그램을 이용하면 더 직관적이고 편하게 linux 환경을 컨트롤할 수 있다. LINUX 명령어 ? linux 환경에서는 대부분 마우스를 사용하지 않는다. copy & paste를 할 때 우클릭을 사용할 때 빼고는 거의 없는 것 같다. 대부분 어떤 동작을 할 때에는 프롬프트에 명령어를 입력하는 방식으로 환경을 컨트롤한다. LINUX 기본 명령어 모음 $ explorer.exe . # 현재 폴더를 윈도우에서 띄우는 명령어 (.은 현재 폴더를 의미) $ rm.. 2023. 9. 28. [Verilog Practice] reg 회로 분석 reg 란? 'reg'는 Verilog HDL(하드웨어 기술 언어)에서 사용되는 데이터 형식입니다. 'reg'는 "register"의 약자로, 이 데이터 타입은 연속적인 대입문(continuous assignment)이 아닌, 항상 블록(always block) 또는 초기 블록(initial block) 내에서 대입되어야 합니다. 'reg' 타입은 0과 1, 그리고 'x'(알 수 없음), 'z'(고립 상태)의 4가지 값을 가질 수 있습니다. 이는 디지털 로직 디자인에서 상태를 표현하는 데 사용됩니다. // 알 수 없음 = Don't care , 고립 상태 = High Impedance 예를 들어, 아래는 'reg' 타입의 변수를 사용한 Verilog 코드의 예입니다: module reg_example; .. 2023. 9. 28. 이전 1 ··· 17 18 19 20 다음 728x90 반응형
